archi:proc
Differences
This shows you the differences between two versions of the page.
Both sides previous revisionPrevious revisionNext revision | Previous revision | ||
archi:proc [2016/03/30 12:29] – [Pipeline] orel | archi:proc [2024/03/18 15:06] (current) – external edit 127.0.0.1 | ||
---|---|---|---|
Line 3: | Line 3: | ||
==== Circuit d'un processeur complet ===== | ==== Circuit d'un processeur complet ===== | ||
- | //todo...// | + | Voici une version simplifiée du CPU y86 (en 4 bits) réalisé avec le simulateur //SimCirJS//. Ce n'est pas encore la vraie architecture y86, mais on trouvera les principaux blocs fonctionnels : |
+ | * une //Register File// avec 3 registres 4 bits (R1, R2, R3) | ||
+ | * un circuit ALU | ||
+ | * une ROM (16 instructions max) | ||
+ | * le bloc NewPC | ||
- | ==== Processeur Séquentiel ==== | + | Parmi les instructions disponibles, |
+ | |||
+ | * [[ http:// | ||
+ | |||
+ | |||
+ | ==== Processeur Séquentiel | ||
On se base dans cette partie sur le simulateur y86 et le langage HCL comme // | On se base dans cette partie sur le simulateur y86 et le langage HCL comme // | ||
- | * Simulateur y86 : http:// | + | * Simulateur y86 (version modifié Université de Bordeaux) |
- | * Sequential Processor Implementation | + | * Architecture Seq. y86 : [[http:// |
- | * Refcard | + | * Cours (Carnegie Mellon University) |
+ | * Cours de l' | ||
+ | * Supports | ||
+ | * Simulator Guide : http:// | ||
+ | |||
+ | |||
+ | L' | ||
- | ==== Pipeline ==== | ||
- | //todo// |
archi/proc.txt · Last modified: 2024/03/18 15:06 by 127.0.0.1